CSEM und USJC 10.08.2021, 13:35 Uhr

Ultra-Low-Power-Chip mit Schweizer Know-how

Während fünf Jahren haben das CSEM und der japanische Multi USJC zusammengearbeitet, um ein System-on-Chip mit extrem niedrigem Energieverbrauch zu entwickeln, das in Smartphones, Tablets und anderen internetfähigen Geräten eingesetzt werden kann.
Das System-on-a-Chip von CSEM und USJC in einer ersten, kreditkartengrossen Implementation
(Quelle: CSEM)
Ohne sie gäbe es keine Smartphones, medizinischen Implantate oder vernetzten Geräte: die Systems-on-Chip. Es handelt sich dabei um integrierte Schaltkreise, welche die Hauptkomponenten eines Computers – zum Beispiel den Speicher, die Sensoren und den Prozessor – auf einem einzigen Chip vereinen. Herausforderung der Chipentwickler ist dabei, sowohl den Strombedarf der stets kompakter werdenden Halbleiter zu senken als auch immer mehr Funktionen zu bieten.
«Dadurch kann beispielsweise der Stromverbrauch von einer Gerätegeneration zur nächsten konstant gehalten werden, wie dies bei unseren Smartphones der Fall ist, die heute zwar 100-mal mehr Funktionen haben als vor zehn Jahren, aber immer noch gleich gross sind. Oder ein Gerät kann anders betrieben werden, zum Beispiel mithilfe einer kleinen Solarzelle», erklärt Stéphane Emery, Leiter des System-on-Chip-Teams beim CSEM.

Minimaler Stromverbrauch

Vor fünf Jahren wandte sich die United Semiconductor Japan Company (USJC), vormals Mie Fujitsu Semiconductor Limited, an das CSEM. Das High-Tech-Unternehmen wollte einen Chip entwickeln, der zum einen alle für seine unternehmenseigene «Deeply Depleted Channel»-Technologie (DDC) erforderlichen Komponenten enthält, und zum anderen möglichst wenig Strom verbraucht. Der Vorteil von DDC-Systemen ist, dass sie – unter anderem dank Minimierung der Transistorenvariabilität – für den Betrieb bei sehr niedrigen Spannungen (Near-Threshold oder Sub-Threshold) optimiert sind. Die Schweizer Ingenieurinnen und Ingenieure wirkten an der Gestaltung und Montage der Schaltkreiselemente mit und halfen, eine Lösung zu finden, mit welcher der Stromverbrauch auf ein Minimum gesenkt werden konnte.
Das Resultat: CSEM und USJC haben zusammen die gesamte Systemhierarchie des Chips entworfen. Hierzu gehören die Basiskomponenten, die Speicherelemente zur Speicherung der Daten bei äusserst niedriger Spannung sowie die Funktionsblöcke, das heisst, einen Prozessor (RISC-V), ein Bluetooth-Funkmodul für die drahtlose Verbindung sowie Konverter zur Umwandlung der realen, analogen Signale in digitale Werte.

Aus dem Tiefschlaf zur Hochleistung

Der vom CSEM-Team entworfene Prozessor verwendet zudem das sogenannte Adaptive Body Biasing (ABB). Dank dieser Technik kann das System in allen Betriebsarten (aktiv, Standby oder ausgeschaltet) arbeiten. Dadurch lässt sich einerseits die Verlustleistung minimieren, wenn der Prozessor ruht. Andererseits kann dieser aber die bestmögliche Leistung erbringen, sobald er läuft. «Bei vielen Anwendungen befindet sich der Prozessor sehr oft im Ruhezustand und wartet beispielsweise auf ein externes Ereignis, um den Betrieb aufzunehmen und die Daten zu verarbeiten», erklärt Emery. «In diesem Fall wird mit ABB eine maximale Reduzierung der Verlustleistung erreicht. Sobald der Prozessor dann den Betrieb aufnimmt, wird seine Leistung optimiert», führt er weiter aus.



Das könnte Sie auch interessieren